Dù Apple chưa tiết lộ chi tiết kiến trúc, các phân tích kỹ thuật cho thấy M5 Ultra nhiều khả năng sẽ ghép đôi hai chip M5 Max theo phương pháp quen thuộc.
Trong dòng chip M5, M5 Ultra là mắt xích cuối cùng chưa được Apple công bố và cũng là cái tên ít thông tin nhất. Tuy nhiên, dựa trên lịch sử phát triển Apple Silicon và các phân tích kỹ thuật hiện có, có thể đưa ra một số nhận định hợp lý về kiến trúc của chip này.
UltraFusion — công nghệ đã được kiểm chứng
Theo nhận định của Fred the Frenchy — một nguồn phân tích được theo dõi trên mạng xã hội X — Apple nhiều khả năng sẽ tiếp tục dùng UltraFusion để ghép hai chip M5 Max thành một đơn vị duy nhất, thay vì chuyển sang thiết kế die đơn khối như một số báo cáo trước đó đề cập.
Lý do thực tế khá rõ ràng: Apple đã áp dụng UltraFusion cho ba thế hệ chip workstation liên tiếp, với mỗi lần ra mắt đều ghi nhận cải thiện đáng kể về hiệu năng tính toán và GPU. Phương pháp ghép đôi này đã được chứng minh giúp tăng tỷ lệ chip đạt chuẩn trong sản xuất (yield) và giảm chi phí so với thiết kế die đơn cùng quy mô — yếu tố quan trọng để Apple có thể sản xuất M5 Ultra với số lượng lớn hơn và giá thành thấp hơn.
Về mặt kỹ thuật, bộ ghép nối UltraFusion Interposer sẽ nằm giữa hai die M5 Max, với các khối CPU và GPU được kết nối bằng liên kết trực tiếp đồng-đồng (Cu-Cu direct bonding).
Điểm mới: Lần đầu kết hợp cả hai kiến trúc
Điểm đáng chú ý của M5 Ultra là nó sẽ là chip Apple Silicon đầu tiên kết hợp đồng thời cả Fusion Architecture — được Apple giới thiệu lần đầu trong M5 Pro và M5 Max để mở rộng số nhân CPU và tăng xung nhịp — lẫn UltraFusion. Đây là sự kết hợp chưa có tiền lệ trong lịch sử Apple Silicon.
Dự đoán hiện tại cho thấy phiên bản cao cấp nhất của M5 Ultra sẽ được trang bị CPU 36 nhân và GPU 80 nhân.
Mac Studio là đích đến duy nhất
Một chi tiết đáng lưu ý liên quan đến chiến lược sản phẩm: Apple đã ngừng cập nhật Mac Pro, đồng nghĩa với việc M5 Ultra chỉ cần phục vụ một sản phẩm duy nhất là Mac Studio. Điều này giúp Apple đơn giản hóa đáng kể bài toán quản lý nguồn cung chip, giảm áp lực phải tối ưu hóa cho nhiều dòng máy khác nhau cùng một lúc.