PCI-SIG, tổ chức phát triển chuẩn PCIe và các tiêu chuẩn liên quan, vừa công bố bản dự thảo đầu tiên (phiên bản 0.5) của PCIe 8.0. Đây là cột mốc quan trọng khi lần đầu tiên thiết lập các yêu cầu kiến trúc cho phép các thành viên bắt đầu thử nghiệm và gửi đề xuất cuối cùng. Bản dự thảo xác định tốc độ truyền chuẩn mới đạt 256 GT/s, cho phép băng thông hai chiều lên tới 1 TB/s trên cấu hình x16 (16 làn).

Phiên bản dự thảo 0.5 của PCIe 8.0 là bản đầy đủ đầu tiên khóa các mục tiêu và cơ chế khái niệm then chốt, đồng thời phác thảo các khía cạnh chính của kiến trúc như điện, logic, tuân thủ và phần mềm. Các đặc tính kỹ thuật bao gồm: tín hiệu PAM4 với mã sửa lỗi hướng tới (FEC) và mã hóa chế độ Flit; cải tiến giao thức để cải thiện băng thông; khả năng tương thích ngược; và công nghệ đầu nối mới đang được đánh giá.

Điểm đáng chú ý là PCI-SIG đang tiếp tục đánh giá công nghệ đầu nối mới, phản ánh thực tế rằng lớp vật lý bằng đồng hiện tại đang ngày càng tiến gần đến giới hạn. Suy hao, nhiễu xuyên âm (crosstalk) và phản xạ tín hiệu đã trở thành những ràng buộc nghiêm trọng với PCIe 5.0 và 6.0. Với tốc độ 256 GT/s của PCIe 8.0 – chưa từng có chuẩn kết nối nào dựa trên đồng đạt được trước đây – công nghệ đầu nối và bố trí bo mạch truyền thống có thể không đảm bảo được tính toàn vẹn tín hiệu.

Tuy nhiên, PCI-SIG muốn duy trì khả năng tương thích ngược, vì vậy không mong đợi những thay đổi quá lớn ở cấp độ đầu nối. Các nhà thiết kế phần cứng như AMD, Intel, Nvidia cùng các nhà cung cấp IP có thể bắt đầu thử nghiệm sớm, tính đến khả năng điều chỉnh cuối cùng. Bản dự thảo 0.5 được đánh giá là đã đủ chín muồi để bắt đầu quá trình phát triển.

Với bước tiến này, chuẩn PCIe 8.0 dự kiến được phê chuẩn chính thức vào năm 2028, đáp ứng nhu cầu băng thông ngày càng cao của các trung tâm dữ liệu, card đồ họa, máy chủ AI và các hệ thống lưu trữ thế hệ tới.