Các nhà nghiên cứu Samsung đã công bố kiến trúc NAND thử nghiệm dựa trên transistor ferroelectric, hứa hẹn cắt giảm một trong những nguồn tiêu hao điện năng lớn nhất của công nghệ này tới 96%.
Các nhà nghiên cứu của Samsung đã công bố báo cáo chi tiết về một kiến trúc NAND thử nghiệm nhằm giảm một trong những nguồn tiêu hao điện năng lớn nhất của công nghệ này tới 96%.
Nghiên cứu đột phá về FeFET
Công trình mang tên “Ferroelectric transistor for low-power NAND flash memory” được thực hiện bởi các nhà nghiên cứu tại Viện Công nghệ Tiên tiến Samsung và xuất hiện trên tạp chí Nature. Nghiên cứu mô tả thiết kế transistor hiệu ứng trường ferroelectric (FeFET) dành cho 3D NAND tương lai, kết hợp vật liệu ferroelectric dựa trên hafnia với kênh oxide-semiconductor và giới thiệu hoạt động điện áp pass gần bằng không, tạo nền tảng cho con số giảm 96% công suất.
Trong NAND hiện đại, ngăn xếp các wordline chạy qua mỗi chuỗi dọc phải được cung cấp điện áp pass mỗi khi một ô được đọc hoặc lập trình. Khi số lớp tăng, chi phí đó cũng tăng theo và hiện chiếm phần đáng kể trong tổng công suất mảng do số lớp cao hơn. Nhóm nghiên cứu Samsung lập luận rằng transistor ferroelectric với cửa sổ bộ nhớ rộng và ngưỡng điện áp tối đa được đẩy xuống dưới không có thể hỗ trợ hoạt động đa cấp mà không cần Vpass cao mà NAND bẫy điện tích phải dựa vào để tránh nhiễu.
Thử nghiệm và kết quả ấn tượng
Họ chứng minh điều này đầu tiên trong mảng phẳng hoạt động ở mức tới năm bit mỗi ô, sau đó trong chuỗi dọc bốn lớp ngắn được thiết kế để mô phỏng hình học 3D NAND. Các cổng trung tâm trong cấu trúc đó đo 25 nanomet, tương tự với các thiết bị thương mại hiện tại.
Bằng cách mô hình hóa chi phí đó cho một ngăn xếp đầy đủ, các nhà nghiên cứu ước tính rằng thiết bị 286 lớp dựa trên thiết kế ferroelectric có thể giảm năng lượng lập trình và đọc kết hợp khoảng 94% so với ngăn xếp bẫy điện tích thông thường có cùng chiều cao. Ở 1.024 lớp, mức giảm vượt qua 96% khi điện áp pass thấp hơn giảm mạnh công việc của bơm điện tích.
Các thí nghiệm cũng bao gồm giới hạn lưu giữ và chu kỳ. Ở dạng phẳng, các ô ferroelectric hỗ trợ cửa sổ bộ nhớ rộng và chứng minh lập trình năm cấp, mặc dù độ bền ở mật độ đó khiêm tốn. Cấu hình cấp PLC duy trì được vài trăm chu kỳ, trong khi sử dụng tương đương QLC đạt gần nghìn chu kỳ ở cả nhiệt độ phòng và 85°C.
Chưa có kế hoạch thương mại hóa
Hiện tại, không có gì cho thấy Samsung có kế hoạch công bố sản phẩm nào dựa trên công trình này. Thay vào đó, nghiên cứu được định khung là một phần nghiên cứu nền tảng, bản thân nó cần phát triển thêm, cho các thế hệ NAND công suất thấp tiềm năng vượt xa lộ trình bẫy điện tích hiện tại.