Đây là lần đầu tiên một AI agent hoàn thành toàn bộ quy trình thiết kế chip từ đặc tả kỹ thuật đến file layout — nhưng con chip mới chỉ tồn tại trong mô phỏng.

Startup thiết kế chip AI Verkor.io vừa công bố nghiên cứu cho thấy hệ thống AI tự động của họ, mang tên Design Conductor, đã tự mình thiết kế hoàn chỉnh một CPU nhân RISC-V — bắt đầu từ một tài liệu yêu cầu vỏn vẹn 219 từ và cho ra file layout hoàn chỉnh sau 12 giờ. Con số này tương phản mạnh với quy trình thiết kế chip thương mại thông thường vốn mất từ 18 đến 36 tháng với đội ngũ hàng trăm kỹ sư.

Thông số kỹ thuật của VerCore

Chip được tạo ra mang tên VerCore, là một nhân xử lý năm tầng pipeline, thực thi tuần tự (in-order), đơn lệnh (single-issue). Thiết kế đạt tốc độ xung nhịp 1,48 GHz trên quy trình ASAP7 7nm và ghi nhận điểm CoreMark 3.261 — mức hiệu năng Verkor so sánh với Intel Celeron SU2300, một chip di động ra mắt năm 2011.

Trong quá trình tối ưu, hệ thống AI tự chủ động lựa chọn và triển khai bộ nhân Booth-Wallace nhanh đạt 2,57 GHz, đồng thời chọn thiết kế phạt nhánh một chu kỳ sau khi tự thử nghiệm cả hai phương án một và hai chu kỳ.

Những hạn chế cần lưu ý

Dù ấn tượng về tốc độ, VerCore có một số điểm cần làm rõ. Thứ nhất, chip chưa được sản xuất vật lý mà chỉ được xác minh trong môi trường mô phỏng bằng Spike — trình mô phỏng tham chiếu RISC-V ISA. ASAP7 cũng là bộ công cụ thiết kế học thuật, không phải tiến trình 7nm thương mại thực tế.

Về mặt kiến trúc, một nhân pipeline năm tầng không có bộ đệm cache và không có thực thi ngoài thứ tự (out-of-order) là thiết kế khá đơn giản theo tiêu chuẩn ngành. Dù vậy, ngay cả ở mức độ tương đối đơn giản này, hệ thống vẫn tiêu tốn “hàng chục tỷ token” — cho thấy yêu cầu tính toán tăng phi tuyến khi độ phức tạp thiết kế tăng lên.

Bản thân nghiên cứu cũng thẳng thắn thừa nhận các điểm yếu: AI đôi khi đánh giá thấp độ phức tạp của vấn đề cần giải quyết. Trong một trường hợp, khi không đạt được timing mục tiêu, Design Conductor cố thay đổi lớn bằng cách làm sâu thêm pipeline thay vì tìm kiếm giải pháp đơn giản hơn. Một trường hợp khác ghi nhận mô hình xử lý Verilog — vốn là ngôn ngữ hướng sự kiện — như thể đó là code tuần tự.

Verkor ước tính vẫn cần từ 5 đến 10 chuyên gia để hướng dẫn hệ thống đến một con chip sẵn sàng cho sản xuất thực tế. Công ty cho biết sẽ công bố mã nguồn RTL và script build của VerCore trước cuối tháng 4, đồng thời sẽ trình diễn bản triển khai FPGA tại hội nghị Electronic Design Automation Conference (DAC).

Trước Verkor, các nhóm nghiên cứu Trung Quốc cũng đã thực hiện các dự án tương tự — trong đó có một CPU RISC-V được thiết kế trong chưa đầy năm giờ vào năm 2023 và dự án QiMeng gần đây hơn — nhưng đều dùng phương pháp và kiến trúc khác nhau. Điểm chung của tất cả: chưa có AI nào tạo ra silicon vật lý thực sự.